一.建立一個新的工程

在進(jìn)行一個新的設(shè)計時，首先必須利用Project Manager 對該設(shè)計目錄進(jìn)行配置，使該目錄具有如下的文件結(jié)構(gòu)。

下面舉例說明：

啟動Project Manager

Open: 打開一個已有Project .

New :建立一個新的Project . 點(diǎn)擊New 如下圖:

cadence 將會以你所填入的project name 如：myproject 給project file 和design library 分別命名為myproject.cpm 和myproject.lib

點(diǎn)擊 下一步

Available Library：列出所有可選擇的庫。包括cadence 自帶庫等。

Project Library：個人工程中將用到的所有庫。如myproject_lib

點(diǎn)擊 下一步

點(diǎn)擊 下一步

點(diǎn)擊Finish 完成對設(shè)計目錄的配置。

為統(tǒng)一原理圖庫，所有共享的原理圖庫統(tǒng)一放在CDMA 硬件討論園地----PCB 設(shè)計專欄內(nèi)。

其中： libcdma 目錄為IS95 項目所用的器件庫。libcdma1 目錄為IS95 項目之后所用的器件庫。

每臺機(jī)器上只能存放一套共享的原理圖庫，一般指定放在D：盤的根目錄下，即：D：libcdma , D：libcdma1 ...

* 注意：設(shè)計開始時，應(yīng)該首先將機(jī)器上的庫與共享的原理圖庫同步。

下面介紹如何將共享庫加入到自己的工程庫中。

點(diǎn)擊 Edit 編輯cds.lib 文件。添入以下語句:

define libcdma d:libcdma

define libcdma1 d:libcdma1

則庫libcdma , libcdma1 被加入Availiable Library 項內(nèi)。如下圖：

點(diǎn)擊Add 依次將庫libcdma , libcdma1 加入右邊自己的工程庫中。

另：可通過右端 Up, Down 鍵排列庫的優(yōu)先級。

以上的準(zhǔn)備工作完成后，即可進(jìn)入Concept-HDL 環(huán)境進(jìn)行原理圖的繪制。

二.原理圖的設(shè)計

點(diǎn)擊Design Entry 進(jìn)入 Concept-HDL

Concept-HDL 是Cadence 的電路原理圖設(shè)計輸入環(huán)境，下圖為Concept-HDL 的目錄結(jié)構(gòu)：

在concept 中電路原理圖的設(shè)計流程如下：

下面就流程的各個部分做簡單介紹。

◎1. Adding parts

使用Component---add 命令在原理圖中加元器件。

▲注意：為避免調(diào)出的元器件連線錯位。柵格設(shè)置： 柵格為50mil 柵格顯示為100mil

首先應(yīng)放入公司的標(biāo)準(zhǔn)圖框(libcdmaFrameA1---A4,A4plus)，再在圖框內(nèi)添加所需器件。

其中介紹兩個命令：

▲ Version ---- 改變元器件符號版本

▲ Section ---- 指定邏輯元器件在物理封裝中的位置。并顯示pin_number.

如下圖：

▲ Replace ------ 元件替換。指用一個元件替換圖中的另一個元件。

由于涉及到出料單的問題。放置器件(尤其是分立元件)時請按照《CDMA 硬件部原理圖設(shè)計規(guī)范》去做。對含有PPT 信息的器件(PPT 
表包含有器件的材料代碼和封裝信息)，可以按下圖，選擇以Physical 方式從PPT 中調(diào)入器件。

◎2. Adding wires

a.使用Wire ---- Draw 命令可在連線的同時，對該線網(wǎng)加信號名。

▲ 靠近需要連線的元件管腳處，使用shift + right 鍵可以準(zhǔn)確快捷地捕捉pin 腳并連線。

b.使用Wire ---- Route 命令可自動完成點(diǎn)到點(diǎn)連線。

◎3. Naming wires

Concept—HDL 可以通過相同信號名自動建立兩個線網(wǎng)的連接關(guān)系。

使用Wire ---- signame 命令可標(biāo)記一根線網(wǎng)

使用Text ---- change 命令改正和重新命名信號名。

a.總線

總線的信號名格式為〈msb..lsb>,msb 指總線的最高位。Lsb 指總線的最低位。

當(dāng)為某根線網(wǎng)定義了總線格式的信號名后,該線將自動加粗，有別于單根信號線。

▲ Bus tap:給拆分出的總線各信號線編號，以便定義每條信號線的連接關(guān)系。

b. 邏輯低

在concept—HDL 中，信號名加后綴---"*"表示邏輯低信號。

◎4.添加屬性(Property,attribute)

指給元件和信號線添加各種屬性。下面僅介紹幾個通常給元件添加的屬性。

a. LOCATION:定義邏輯元件的物理封裝編號。如d1,r5,l3…

b. JEDEC_TYPE:定義了一個邏輯元件的物理封裝。原理圖中如無此定義或pack_type定義，則采用元件的缺省封裝。

c. POWER_GROUP:定義元件的可替換電源。如：power_group=vddh=vcc3.3v

d. PNUMBER:添入Step2000 內(nèi)的材料代碼。如：PNUMBER=材料代碼值

▲ Display ---- Attachments : 顯示屬性依附關(guān)系。

▲ Text ---- Reattach : 屬性的重新連接?？赏ㄟ^此命令給屬性重新指定附屬實體。

◎5. 其它便捷作圖命令

▲ Group ---- 組操作。用好group 命令可以提高畫圖效率。

a. 在原理圖中框出要定義為一個組的所有元素。