本文是關(guān)于在印刷電路板 (PCB) 開發(fā)階段使用數(shù)字輸入/輸出緩沖信息規(guī)范 (IBIS) 模擬模型的文章。本文將介紹如何使用一個(gè) IBIS 模型來提取一些重要的變量，用于信號(hào)完整性計(jì)算和確定 PCB 設(shè)計(jì)解決方案。請(qǐng)注意，該提取值是 IBIS 模型不可或缺的組成部分。

　　圖 1 錯(cuò)配端接阻抗 PCB 裝置

　　信號(hào)完整性問題

　　當(dāng)觀察傳輸線兩端的數(shù)字信號(hào)時(shí)，設(shè)計(jì)人員會(huì)吃驚于將信號(hào)驅(qū)動(dòng)至某條 PCB 線跡時(shí)出現(xiàn)的結(jié)果。通過相對(duì)較長(zhǎng)的距離，相比瞬時(shí)變化信號(hào)，電信號(hào)更像行波。描述電路板上電波行為的較好模擬是池中波 (wave in a pool)。紋波穿過池順利傳播，因?yàn)轶w積相同的兩組水具有相同的“阻抗”。然而，池壁的阻抗差異明顯，并以相反方向反射波。注入 PCB 線跡的電信號(hào)也出現(xiàn)相同的現(xiàn)象，其在阻抗錯(cuò)配時(shí)以類似方式反射。圖 1 顯示了錯(cuò)配端接阻抗的一個(gè) PCB 裝置。微控制器即 TI MSP430? 向 TI ADS8326 ADC 發(fā)送一個(gè)時(shí)鐘信號(hào)，其將轉(zhuǎn)換數(shù)據(jù)發(fā)送回 MSP430。圖 2 顯示了該裝置中阻抗錯(cuò)配所形成的反射。這些反射在傳輸線跡上引起信號(hào)完整性問題。讓一端或者兩端的 PCB 線跡電阻抗相匹配可極大地減少反射。

　　圖 2 圖 1 中錯(cuò)配端接阻抗促發(fā)反射

　　要解決系統(tǒng)電阻抗匹配問題，設(shè)計(jì)人員需要理解集成電路 (IC) 的阻抗特性，以及起到傳輸線跡作用的 PCB 線跡的阻抗特性。知道這些特性，讓設(shè)計(jì)人員能夠?qū)⒏鬟B接單元建模為分布式傳輸線跡。

　　傳輸線跡為各種電路服務(wù)，從單端和差分端器件到開漏輸出器件。本文主要介紹單端傳輸線跡，其驅(qū)動(dòng)器有一個(gè)推拉輸出電路設(shè)計(jì)。圖 3 顯示了用于設(shè)計(jì)該舉例傳輸線跡的各組成部分。

　　圖 3 實(shí)例單端傳輸線電路

　　另外，還需要如下 IC 引腳規(guī)范：

　　發(fā)送器輸出電阻 ZT (Ω)