處理高速電子系統(tǒng)的信號完整性問題一直是比較難于處理的,特別是越來越多的芯片的工作頻率超過了100 MHz,信號的邊沿越來越陡(已達到ps級) ,這些高速器件性能的提高更增加了系統(tǒng)設計的難度。同時,高速系統(tǒng)的體積不斷減小使得PCB板的密度迅速提高。信號完整性問題已經(jīng)成為新一代高速產(chǎn)品設計中越來越值得注意的問題。

　　信號完整性問題的產(chǎn)生

　　信號完整性(SI)是指信號在電路中以正確的時序和電壓作出響應的能力。從廣義上講，信號完整性問題表現(xiàn)為反射、串擾、地彈和延遲等。

　　反射

　　反射現(xiàn)象的原因是信號傳輸線的兩端沒有適當?shù)淖杩蛊ヅ?。信號功率的一部分?jīng)傳輸線傳給了負載，另一部分則向源端反射。布線的幾何形狀、不適當?shù)亩私?、?jīng)過連接器的傳輸及電源平面不連續(xù)等因素均會導致信號反射。

　　串擾

　　信號串擾是沒有電氣連接的信號線之間的感應電壓和感應電流產(chǎn)生的電磁耦合現(xiàn)象。這種耦合會使信號線起到天線的作用，其電容性耦合引發(fā)耦合電流，感性耦合引發(fā)耦合電壓，并且隨著時鐘速度的升高和設計尺寸的減小而加大。由于信號線上的交變信號電流通過時，會產(chǎn)生交變磁場，處于磁場中的其它信號線會感應出信號電壓。在低頻段，導線間的耦合可以建立為耦合電容模型;在高頻段，可以建立為LC集中參數(shù)導線或傳輸線模型。另外，PCB板層的參數(shù)、信號線間距、驅動端和接收端的電氣特性以及信號線端接方式對串擾都有一定的影響。

　　地彈

　　主要是源于電源路徑以及IC封裝所造成的分布電感的存在。當系統(tǒng)的速度愈快，同時轉換邏輯狀態(tài)的I/O引腳個數(shù)愈多時，會產(chǎn)生較大的瞬態(tài)電流，導致電源線上和地線上電壓波動和變化，這就是平時所說的接地反彈。接地反彈噪聲會造成系統(tǒng)的邏輯運作產(chǎn)生誤動作。

　　延遲

　　延遲是指信號在PCB板的導線上以有限的速度傳輸，信號從發(fā)送端到達接收端的傳輸延遲。信號的延遲會對系統(tǒng)的時序產(chǎn)生影響，在高速數(shù)字系統(tǒng)中，傳輸延遲主要取決于導線的長度和導線周圍介質的介電常數(shù)。

　　確保信號完整性的方法

　　改善反射

　　反射是產(chǎn)生干擾的幾個重要來源之一。為改善因線路的阻抗不匹配而造成反射的現(xiàn)象，可以選擇采用布線拓撲和終端匹配的辦法。

　　利用適當?shù)牟季€拓撲法來改善反射現(xiàn)象，通常不需要增添額外的電子組件。常見的布線拓撲法有:樹狀法、菊鏈法、星狀法和回路法，如圖1所示。其中樹狀法是最差的布線法，它所造成的反射量最大，易產(chǎn)生額外的負載效應和振鈴現(xiàn)象;菊鏈法是比較好的布線法，適合于地址或數(shù)據(jù)總線以及并聯(lián)終端的布線;星狀法適合串聯(lián)終端的布線，但條件是輸出緩沖器(驅動器)必須是低輸出阻抗以及具有較高的驅動能量;回路法基本上與菊鏈法類似，但是回路法會耗費較多的回路面積，對于共模噪聲的免疫能力較差。

　　圖 1布線的拓撲方式

　　除了布線拓撲法，為克服反射現(xiàn)象的干擾，終端匹配是最有效的方法。傳輸線的特性阻抗一般是定值。對于CMOS電路而言，信號的驅動端的輸出阻抗比較小，而接收端的輸入阻抗比較大?？梢栽谛盘栕詈蟮慕邮斩似ヅ湟粋€電阻，這樣匹配和接收端并聯(lián)的結果就可以和傳輸線的特性阻抗相匹配了，信號的性能得到了比較好的改善。

　　解決串擾

　　電路設計中,通常感性串擾要比容性串擾大，所以可以重點考慮導體間的互感問題。兩導體間的感性串擾系數(shù)C可以通過下式得出:

　　其中, 常數(shù)K 取決于信號的建立時間和信號線的干擾長度(平行長度)，H 為信號線到平板地層的距離， D 為兩干擾線的中心的距離。K 值的計算十分復雜,但由于它總是小于1 ,所以串擾系數(shù)的最壞情況為：

　　由上面兩式可知,減小串擾的主要途徑有:盡可能得增大線間距離(增大D ) ,盡可能得將信號線靠近地層(減小H ) ,減小兩線的平行長度(減小K值) 。從實際的角度出發(fā),最可行的方法是增大線間距離。

　　圖2 視頻分配器結構圖

　　圖3 理想傳輸線模型

　　抑制接地反彈