對低頻信號,要使電流流經(jīng)電阻最小的路徑；對高頻信號,要使高頻電流流經(jīng)電感最小的路徑,而非電阻最小的路徑(見圖1)。對于差模輻射,EMI輻射強度(E)正比于電流、電流環(huán)路的面積以及頻率的平方。(其中I是電流、A是環(huán)路面積、f是頻率、r是到環(huán)路中心的距離,k為常數(shù)。)

　　因此當最小電感回流路徑恰好在信號導線下面時,可以減小電流環(huán)路面積,從而減少EMI輻射能量。

　　●關鍵信號不得跨越分割區(qū)域。

　　●高速差分信號走線盡可能采用緊耦合方式。

　　●確保帶狀線、微帶線及其參考平面符合要求。

　　●去耦電容的引出線應短而寬。

　　●所有信號走線應盡量遠離板邊緣。

　　●對于多點連接網(wǎng)絡，選擇合適的拓撲結構，以減小信 號反射，降低EMI輻射。

　　6．電源平面的分割處理

　　●電源層的分割

　　在一個主電源平面上有一個或多個子電源時,要保證各電源區(qū)域的連貫性及足夠的銅箔寬度。分割線不必太寬,一般為20～50mil線寬即可,以減少縫隙輻射。

　　●地線層的分割

　　地平面層應保持完整性,避免分割。若必須分割，要區(qū)分數(shù)字地、模擬地和噪聲地,并在出口處通過一個公共接地點與外部地相連。

　　為了減小電源的邊緣輻射,電源/地平面應遵循20H設計原則，即地平面尺寸比電源平面尺寸大20H（見圖2），這樣邊緣場輻射強度可下降70% 。

　　三、EMI的其它控制手段

　　1. 電源系統(tǒng)設計

　　●設計低阻抗電源系統(tǒng)，確保在低于fknee頻率范圍內的電源分配系統(tǒng)的阻抗低于目標阻抗。

　　●使用濾波器，控制傳導干擾。

　　●電源去耦。在EMI設計中,提供合理的去耦電容，能使芯片可靠工作，并降低電源中的高頻噪聲，減少EMI。由于導線電感及其它寄生參數(shù)的影響，電源及其供電導線響應速度慢，從而會使高速電路中驅動器所需要的瞬時電流不足。合理地設計旁路或去耦電容以及電源層的分布電容,能在電源響應之前，利用電容的儲能作用迅速為器件提供電流。正確的電容去耦可以提供一個低阻抗電源路徑，這是降低共模 EMI的關鍵。

　　2. 接地

　　接地設計是減少整板EMI的關鍵。

　　●確定采用單點接地、多點接地或者混合接地方式。

　　●數(shù)字地、模擬地、噪聲地要分開,并確定一個合適的公共接地點。

　　●雙面板設計若無地線層,則合理設計地線網(wǎng)格很重要,應保證地線寬度>電源線寬度>信號線寬度。也可采用大面積鋪地的方式,但要注意在同一層上的大面積地的連貫性要好。

　　●對于多層板設計,應確保有地平面層,減小共地阻抗。

　　3. 串接阻尼電阻

　　在電路時序要求允許的前提下，抑制干擾源的基本技術是在關鍵信號輸出端串入小阻值的電阻，通常采用22～33Ω的電阻。這些輸出端串聯(lián)小電阻能減慢上升/下降時間并能使過沖及下沖信號變得較平滑，從而減小輸出波形的高頻諧波幅度，達到有效地抑制EMI的目的。

　　4．屏蔽

　　●關鍵器件可以使用EMI屏蔽材料或屏蔽網(wǎng)。

　　●對關鍵信號的屏蔽，可以設計成帶狀線或在關鍵信號的兩側以地線相隔離。

　　5．擴頻

　　擴展頻譜（擴頻）的方法是一種新的降低EMI的有效方法。擴展頻譜是將信號進行調制,把信號能量擴展到一個比較寬的頻率范圍上。實際上,該方法是對時鐘信號的一種受控的調制,這種方法不會明顯增加時鐘信號的抖動。實際應用證明擴展頻譜技術是有效的,可以將輻射降低7到20dB。

　　6．EMI分析與測試

　　●仿真分析

　　完成PCB布線后,可以利用EM I仿真軟件及專家系統(tǒng)進行仿真分析,模擬EMC/EMI環(huán)境，以評估產(chǎn)品是否滿足相關電磁兼容標準要求。

　　●掃描測試

　　利用電磁輻射掃描儀,對裝聯(lián)并上電后的機盤掃描,得到PCB中電磁場分布圖(如圖3,圖中紅色、綠色、青白色區(qū)域表示電磁輻射能量由低到高),根據(jù)測試結果改進PCB設計。

　　四、結語

　　隨著新的高速芯片的不斷開發(fā)與應用，信號頻率也越來越高，而承載它們的PCB板可能會越來越小。PCB設計將面臨更加嚴峻的EMI挑戰(zhàn)，唯有不斷探索、不斷創(chuàng)新，才能使PCB板的EMC/EMI設計取得成功。