1)pair 名稱:
Allegro菜單點擊logic-->Assign differential pair,在net filter 中選擇所要設(shè)的net1,net2, 或直接在board file 中點選net,在Rule Name 中key 入pair 名稱﹐點右下方的Add 后會自動增加到上方的Rule Selection Area 中﹐可以點Modify或Delete 來修改或刪除所設(shè)的pair.
2)設(shè)置差分線規(guī)則類型
給pair 定義一個net spacing type property(規(guī)則類型),如CLK-CLK:點Attach property, net...,注意find 窗口中選property 而非net,再點more...,從左邊選取先前設(shè)的pair,如CK0R-CK0R,點apply﹐ 在彈出的對話框中點net_spacing_type﹐在右邊的value 值中輸入CLK-CLK。
3)設(shè)置差分線規(guī)則參數(shù)
set net spacing constrains values , 設(shè)定走線線距規(guī)則參數(shù)值:點constraints 窗口的spacing rule set 下的set values,在出現(xiàn)的對話框中右邊空格輸入CLK-CLK, 點add 增加到constraint set name 欄。然后按guideline 設(shè)定各項spacing.¯ line to line 指的是此對pair 和其它線的間距。
注1: Length Tolerance indicates the amount of tolerance allowed between the total length or delay of the two nets. (兩net 之間的誤差范圍)
注2:Primary Max Sep indicates the maximum edge to edge spacing between a differential pair. (指該pair 本身的間距)
注3:Secondary Max Sep indicates an edge to edge spacing that is greater that the Primary Max Sep value. This allows an increase in thespacing between the differential pair when necessary. The total amount of etch/conductor on a net can not exceed this amount.(必要時允許增大該pair 本身的間距到此值)
【本文標簽】: 多層 pcb 多層PCB面板 沉金板 公司設(shè)備
【責任編輯】:鼎紀電子PCB??? 版權(quán)所有:http://ai-hots.com/轉(zhuǎn)載請注明出處
掃一掃更精彩!
2001-2018 深圳鼎紀電子有限公司 版權(quán)所有
粵ICP備16081348號
全國服務熱線:0755-27586790
24小時銷售熱線:18025855806|18682125228
地址:深圳市寶安區(qū)西鄉(xiāng)黃崗嶺工業(yè)區(qū)灣區(qū)人工智能產(chǎn)業(yè)園B棟605
深圳鼎紀電子有限公司:單面PCB板