Cadence高速電路板設(shè)計(jì)與仿真

    本書以Cadence Allegro SPB16.3為基礎(chǔ)，從設(shè)計(jì)實(shí)踐的角度出發(fā)，以具體電路為范例，由淺入深地詳盡講解元器件建庫、原理圖設(shè)計(jì)、布局、布線、規(guī)則設(shè)置、報告檢查、底片文件輸出、后處理等PCB設(shè)計(jì)的全過程，內(nèi)容包括原理圖輸入及元器件數(shù)據(jù)集成管理環(huán)境的使用，中心庫的開發(fā)，PCB設(shè)計(jì)工具的使用，以及后期電路設(shè)計(jì)需要掌握的各項(xiàng)技能等。無論是對前端設(shè)計(jì)開發(fā)（原理圖設(shè)計(jì)），還是對PCB板級設(shè)計(jì)，PCB布線實(shí)體的架構(gòu)，本書都有全面的講解，極具參考和學(xué)習(xí)價值。

第1章　Cadence Allegro SPB 16.3簡介

1.1　概述

1.2　功能特點(diǎn)

1.3　設(shè)計(jì)流程

1.4　Cadence Allegro SPB新功能介紹

第2章　Capture原理圖設(shè)計(jì)工作平臺

2.1　Design Entry CIS軟件功能介紹

2.2　原理圖工作環(huán)境

2.3　設(shè)置圖紙參數(shù)

2.4　設(shè)置設(shè)計(jì)模板

2.5　設(shè)置打印屬性

第3章　制作元器件及創(chuàng)建元器件庫

3.1　創(chuàng)建單個元器件

3.1.1　直接新建元器件

3.1.2　用電子表格新建元器件

3.2　創(chuàng)建復(fù)合封裝元件

3.3　大元器件的分割

3.4　創(chuàng)建其他元器件

習(xí)題

第4章　創(chuàng)建新設(shè)計(jì)

4.1　原理圖設(shè)計(jì)規(guī)范

4.2　Capture基本名詞術(shù)語

4.3　建立新項(xiàng)目

4.4　放置元器件

4.4.1　放置基本元器件

4.4.2　對元器件的基本操作

4.4.3　放置電源和接地符號

4.4.4　完成元器件放置

4.5　創(chuàng)建分級模塊

4.6　修改元器件序號與元器件值

4.7　連接電路圖

4.8　標(biāo)題欄的處理

4.9　添加文本和圖像

4.10　建立壓縮文檔

4.11　平坦式和層次式電路圖設(shè)計(jì)

4.11.1　平坦式和層次式電路特點(diǎn)

4.11.2　電路圖的連接

習(xí)題

第5章　PCB設(shè)計(jì)預(yù)處理

5.1　編輯元器件的屬性

5.2　Capture到Allegro PCB Editor的信號屬性分配

5.3　建立差分對

5.4　Capture中總線（Bus）的應(yīng)用

5.5　原理圖繪制后續(xù)處理

5.5.1　設(shè)計(jì)規(guī)則檢查

5.5.2　為元器件自動編號