關于數(shù)字邏輯門電路平均傳輸延遲時間的實驗測量 胥 學 金 （西南科技大學電工電子中心 中國綿陽 621010） 摘 要 本文在數(shù)字電子技術基礎普通實驗技術條件下，給出了幾種門電路平均延遲 時間實驗測量方法，以便于大家實驗時選用。 邏輯門電路 平均傳輸延遲時間 實驗測量方法

關鍵詞

1．引 言 在數(shù)字技術中，關于邏輯門電路參數(shù)的測試，對掌

握電氣特性和應用非常重要。特 別是門電路平均傳輸延遲時間的測量?，F(xiàn)就門電路平均延遲時間（tpd）的定義和有關實 驗測試方法總結如下，以供實驗者在做實驗時選用和參考。 2． tpd 的定義 現(xiàn)以二輸入與非門為例，說明門電路平均延遲時間 tpd 的定義。 TTL 與非門傳輸延遲時間 tpd ， 當與非門輸入一個脈沖波形時， 其輸出波形有一定的 延遲，如圖 1 所示。定義了以下兩個延遲時間： 導通延遲時間 tPHL——從輸入波形上升沿的中點到輸出波形下降沿的中點所經(jīng)歷的 時間。 截止延遲時間 tPLH——從輸入波形下降沿的中點到輸出波形上升沿的中點所經(jīng)歷的 時間。

Vi

ui 1

＆

uo
Vo

t P HL

t P LH

圖 1 TTL 與非門的傳輸時間

由于導通延遲時間與截止延遲時間一般不等， 所以與非門的傳輸延遲時間 tpd 是 tPHL 和 tPLH 的平均值。即定義為：

t pd ?

t PLH ? t PHL 2

。。。（1） 。。。

一般 TTL 與非門傳輸延遲時間 tpd 的值約為幾納秒～十幾個納秒。 3． 定義法[1]對 tpd 的實驗測量 在實驗測量時， 選用 CD4069 六反相器）TTL74LS00 4-2 輸入與非門）或 74HC08 （ 、 （ ， （4-2 輸入與門）等芯片，在含有上述芯片的面包板或實驗板上，給芯片加載 5 伏直

流電源，用 EE1641B 函數(shù)發(fā)生器的 TTL 輸出端，輸出 4 伏/200KHZ 方波，作為門電 路的輸入信號，然后用 VP-5220D 型雙蹤示波器，雙通道校準后，同時測試芯片上某 個門電路的輸入/輸出端信號波形。實驗原理電路如圖 2 所示。 ui ui uo 1 ui ＆ uo 1 1 圖 2.2 74LS00
圖 2 定義法測 tpd 實驗原理圖

ui

1

＆

uo uo

圖 2.1 CD4069

圖 2.3 74HC08

注意，示波器靈敏度打到 1V/DIV，掃描時間用 uS/DIV 并用 X10 擴展與之配合； 示波器信號可選用 DC 耦合。 測試過程中，讓輸入/輸出信號波形的上、下幅度，分別關于 X 標尺對稱，并重合， 顯示邊緣清晰，然后在 X 標尺上讀出前、后延遲時間，代入（1）式計算 tpd，并填于 表 1.中，比較異同。 表 1. 芯 片 手冊 tpd 參數(shù)(ns) 測試 tpd 參數(shù)(ns) 誤 差 CD4069 45 100 55 74LS00 10 20 10 74HC08 10 22 12 備 注

從表 1 中可看出: （1）實驗測試 tpd 參數(shù)與手冊 tpd 參數(shù)有誤差，這里忽略示波器固有延遲時間， 但測試數(shù)據(jù)與手冊數(shù)據(jù)變化趨勢一致，說明測試方法正確、結果可信。 （2）測試結果表明，不同門電路芯片 tpd 不同，CMOS 比 TTL 大。 4. 振蕩法[2]的實驗測量 用 74LS00 上 3/4 個門（或 3 個以上的奇數(shù)個門）接成 3 級環(huán)型振蕩器，如圖 3 所示。 CH1 uo

圖 3 振蕩法測 tpd 實驗原理圖

上電后，用 VP-5220D 型雙蹤示波器，單通道校準后，掃描時間用 uS/DIV 并用 X10 擴展， 對地測試某個門輸出端信號波形， 該波形為自激振蕩正弦波， 靠擾動起振。 讀出正弦波周期 T，然后用下式（2）計算 tpd，為 5.3ns 量級(級聯(lián)法為 13ns)。

計算公式:

tpd = T/2n……（2）
其中，T 為周期,n=3（環(huán)型振蕩器上門的個數(shù)） 。

級聯(lián)法[3]的實驗測量 用 CD4069 上的 5/6 個門（也可以用 6 個，主要是增加延遲時間以利于測量）串聯(lián)起 來，接成如下級聯(lián)實驗電路，如圖 4 示。 5

ui

CH1 uo

CH2

圖 4 級聯(lián)法測 tpd 實驗原理圖

上電后，用 EE1641B 函數(shù)發(fā)生器的 TTL 輸出端，輸出 200KHZ 以上標準幅度方 波，作為門電路的輸入信號 ui，用 VP-5220D 型雙蹤示波器，如定義法一樣，用雙通 道測量級聯(lián)門電路的輸入/輸出端信號 uo 波形，讀出前、后延遲時間，代入下式（3） 計算 tpd，并填入下表中。 Tpd = 1/2 n *（tlh+thl）…..（3） ， 其中，n=5（級聯(lián)門的個數(shù)） 。 表 2. 芯 片 CD4069 級聯(lián)法 tpd 參數(shù)(ns) 振蕩法 tpd 參數(shù)(ns) 誤 差(ns) n=5 34 42 8 n=3 48 50 2 備 注

然后，撤除門電路輸入端上信號和示波器輸入通道，把級聯(lián)門電路的輸出端與輸 入端首尾相聯(lián)，構成 5 級環(huán)型振蕩器，如圖 5 所示。并振蕩法測算 tpd==T/2n，其中 n=5（串聯(lián)門的個數(shù)） 。填于表 2.中，并與級聯(lián)法 tpd 比較。 從表 2 中可看出， 即使相同芯片的門電路， 不同測試方法間存在有一定的誤差， tpd 但結果都在幾個 ns 量級。

CH1 ui

uo

圖 5 環(huán)型振蕩器

尖峰法[3]及其測試 在邏輯電路， 特別是在組合電路中， 由競爭引起的冒險要出現(xiàn)尖峰脈沖干擾現(xiàn)象 （俗 [4] 稱毛刺） 。它的產(chǎn)生原因 有三: (1)信號在傳輸線路上的延遲時間,或不能同時到達; (2)信號在芯片上通過有關門電路的傳輸延遲; (3)信號的上沿升和下降沿時間不為零. 等引起競爭，進而可能產(chǎn)生冒險現(xiàn)象。 若不考濾(1)、(3)和輸出級的延遲，而主要考濾有關組合門電路的延遲時間，或門電 路的延遲時間占主要矛盾時（在某些頻率不高的電路中是客觀存在的） ，引起組合電路 的競爭與冒險原因，主要就是 tpd。因此，若能測量尖峰脈寬的量級，就是 tpd 的量級。 于是可構造尖峰產(chǎn)生電路，既可觀察競爭與冒險，又能測量尖峰脈寬，還能得到 tpd 的 數(shù)量級。實驗原理如圖 6 所示。 其中,圖 6.1、6.2、 6.3，是用 CD4069 分別與 TTL74LS00、74HC08 和 74LS 86（4-2 輸入異或門）構造的. 表 3. 6. 芯 片 尖峰法測試 tpd 參數(shù)(ns) CD4069 74LS00 26 74HC08 24 74LS 86 22 備 注 圖 6.1 在 為 200KHZ 用示波器

Cp 下 , 測得“0”型輸出 uo 尖峰脈寬為 26ns.

1

1

1

uo ＆

1 cp

1

CH2

CH1

圖 6.1 “0”型尖峰產(chǎn)生電路

圖 6.2 在 Cp 為 200KHZ 下, 用示波器測得“1”型輸出 uo 尖峰脈寬為 24ns.

1

1

1

uo ＆

1 cp

1

CH2

CH1

圖 6.2 “1” 型尖峰產(chǎn)生電路

圖 6.3 在 Cp 為 200KHZ 下, 用示波器測得“1”型輸出 uo 尖峰脈寬為 22ns. cp 1 1 =1 uo

CH1

CH2

圖 6.3“1”型尖峰產(chǎn)生電路

7. 結 語 以上是我們在數(shù)字電子技術基礎實驗中，用雙蹤示波器測量邏輯門電路平均傳輸延 遲時間 tpd 的 4 種方法，其中,定義法概念清楚，容易理解;振蕩法和級聯(lián)法簡單,易于測 量;尖峰法在一定條件下成立,誤差較大.感興趣讀者,可以一試. 以上方法僅供實驗者參考, 欠妥之處,望同仁批評指正.

參 考 書 [1] [2] [3] [4] 附:
作者：胥學金，男，43 歲，工程師，西南科技大學教師，長期致力于電子技術實踐教學和科研 工作，已發(fā)表學術論文 10 余篇。

數(shù)字邏輯及數(shù)字集成電路 ,王爾乾等,清華版,1998. 電子技術基礎實驗 (2 版), 何金茂, 高教版,2004.5. 數(shù)字電路典型實驗范例剖析 王澤保等, 郵電版,2004.5. 數(shù)子設計引論,沈嗣昌,高教版 2003.4

Email: [email protected] Tel: 13981162857



更多相關文檔:

數(shù)字電路與邏輯設計實驗教材